串口通信细节

串口通信
串口通信的概念非常简单，串口按位（bit）发送和接收字节。
尽管比按字节（byte）的并行通信慢，但是串口可以在使用一根线发送数据的同时用另一根线接收数据。
它很简单并且能够实现远距离通信。
比如IEEE488定义并行通行状态时，规定设备线总长不得超过20米，并且任意两个设备间的长度不得超过2米；
而对于串口而言，长度可达1200米。
典型地，串口用于ASCII码字符的传输。
通信使用3根线完成，分别是地线、发送、接收。
由于串口通信是异步的，端口能够在一根线上发送数据同时在另一根线上接收数据。
其他线用于握手，但不是必须的。串口通信最重要的参数是波特率、数据位、停止位和奇偶校验。
对于两个进行通信的端口，这些参数必须匹配。
            波特率
这是一个衡量符号传输速率的参数。
指的是信号被调制以后在单位时间内的变化，即单位时间内载波参数变化的次数，如每秒钟
传送240个字符，而每个字符格式包含10位（1个起始位，1个停止位，8个数据位），
这时的波特率为240Bd，比特率为10位*240个/秒=2400bps。
一般调制速率大于波特率，比如曼彻斯特编码）。
通常电话线的波特率为14400，28800和36600。
波特率可以远远大于这些值，但是波特率和距离成反比。
高波特率常常用于放置的很近的仪器间的通信，典型的例子就是GPIB设备的通信。
        数据位
这是衡量通信中实际数据位的参数。
当计算机发送一个信息包，实际的数据往往不会是8位的，标准的值是6、7和8位。
如何设置取决于你想传送的信息。比如，标准的ASCII码是0～127（7位）。
扩展的ASCII码是0～255（8位）。如果数据使用简单的文本（标准 ASCII码），那么每个数据包使用7位数据。
每个包是指一个字节，包括开始/停止位，数据位和奇偶校验位。由于实际数据位取决于通信协议的选取，
术语“包”指任何通信的情况。
        停止位
用于表示单个包的最后一位。典型的值为1，1.5和2位。由于数据是在传输线上定时的，
并且每一个设备有其自己的时钟，很可能在通信中两台设备间出现了小小的不同步。
因此停止位不仅仅是表示传输的结束，并且提供计算机校正时钟同步的机会。
适用于停止位的位数越多，不同时钟同步的容忍程度越大，但是数据传输率同时也越慢。
        奇偶校验位
在串口通信中一种简单的检错方式。有四种检错方式：偶、奇、高和低。
当然没有校验位也是可以的。对于偶和奇校验的情况，串口会设置校验位（数据位后面的一位），
用一个值确保传输的数据有偶个或者奇个逻辑高位。例如，如果数据是011，那么对于偶校验，校验位为0，
保证逻辑高的位数是偶数个。如果是奇校验，校验位为1，这样就有3个逻辑高位。高位和低位不真正的检查数据，
简单置位逻辑高或者逻辑低校验。这样使得接收设备能够知道一个位的状态，有机会判断是否有噪声干扰了通信
或者是否传输和接收数据是否不同步。

IIC特点
IIC是多设备的总线，没有物理的芯片选择信号线，没有仲裁逻辑电路，只有两条信号线——‘’serial data（SDA)‘’
和‘’serial clock（SCL）‘’
1: 每一支IIC设备都有一个唯一的7位设备地址
2 ：数据帧的字节为8位字节
3：数据（帧）中的某些数据用于控制通信的开始，停止，方向（读写），和应答机制
IIC 总线由两根信号线和一根地线组成，两根信号线都是双向传输的。IIC协议标准规定发起通信的设备为主设备，
主设备发起一次通信后，其他设备均为从设备。
        IIC 通信过程
首先，主设备发一个START信号，这个信号就像对所有其它设备喊：请大家注意！
然后其它设备开始监听总线以准备接收数据。接着，主设备发送一个7位设备地址加一位的读写操作的数据帧。
当所设备接收数据后，比对地址自己是否目标设备。如果比对不符，设备进入等待状态，等待STOP信号的来临；
如果比对相符，设备会发送一个应答信号——ACKNOWLEDGE作回应。当主设备收到应答后便开始传送或接收数据。
数据帧大小为8位，尾随一位的应答信号。主设备发送数据，从设备应答；相反主设备接数据，主设备应答。
当数据传送完毕，主设备发送一个STOP信号，向其它设备宣告释放总线，其它设备回到初始状态。
        IIC通信要求
由于总线的物理结构，总线上的START和STOP的信号必定是唯一的，另外，
IIC总线规定SDA线的数据转换必须发生在SCL低电平期，在SCL高电平期，SDA线上的数据是稳定的。
        SDA,SCL
SCL,和SDA线都是漏极开路（open-drain），通过上拉电阻外接一个电压源。当把线路接地时，线路逻辑为0，当释放线路，
线路空闲时，线路逻辑为1.        IIC总线的设计使得线路上不会出现电平冲突现象，当两个设备同时向SDA,SCL发送信息，
当发送到高电平遇到低电平，线路只体现低电平，如果线路冲突，发送逻辑0的始终是赢者。
总线的物理结构允许主设备在往总线写数据时同时读取数据，这样当两个设备竞争总线时，‘’赢者‘’并不知道竞争发生，
只有‘’输者‘’发现竞争，当其写入一个1，却读到一个0时退出竞争。

                EEPROM(Electrically    Erasable   Programmable   read  only   memory)
即电可擦可编程只读储存器，是一种掉电后数据不丢失（不挥发）储存芯片
EEPROM 的基本结构
1：FLOTOX管结构！（Floating   Gate   Tunneling  Oxide）MOS管即浮栅隧道氧化层晶体管，他是在标准CMOS工艺上衍生的技术
        在传统的MOS管控制栅下插入一层多晶硅浮栅，浮栅周围的氧化层与绝缘层将其与各电极相互隔离，这些氧化物电阻非常高，而且电子
从浮栅的导带向周围氧化物导带的移动要克服较高的叠势，因此浮栅中电子泄露速度很慢，在非热平衡的亚稳态下可保持数十年。
        浮栅延长区的下方有个薄氧区小窗口，在外加强电场的作用下漏极与浮栅之间可以进行双向电子流动，继而达到对存储单元的“擦除”与“写入”操作
常利用F-N隧道效应（Fowler-Nordheim  tunneling）简单的说就是FLOTOX管的控制栅极与漏极在强电场的作用下（正向或负向），浮栅中的电子获得足够的能量后，穿过
二氧化硅层的禁带到达导带，这样电子可以自由向衫底移动
对EEPEOM 储存单元进行‘’擦除‘’操作就是将电子注入到浮栅的过程（该擦除与FLASH擦除不同）
FLOTOX管的源极与漏极接地，而栅极接高压（不小于12V），浮栅与漏极之间形成正向电场电子通过隧道氧化层进入浮栅
为防止存储单元“擦除”（或“写入”操作）对其它单元产生影响，每个FLOTOX管均与一个选通管配对（按照制造工艺可分为N管与P管，N，P管是类似的），
FLOTOX就是存储电子的单元，而选通管一个用来选择相应的存储单元的控制位，这种结构导致单位存储面积比较大，因此，EEPROM存储芯片的容量通常都不会很大。
一个bit位的储存单元电路状态，位选通与储存单元想串，位选通的SG(选通栅 Select Gate)与储存单元的CG（FLOTOX管的控制栅 Control Gate）接在高电压上
对EEPROM写入就是对栅极中电子的释放过程，将FLOTOX管的源极悬空，漏极接高电压（不小于12V）而栅极控制接地，则浮栅与漏极之间形成负向电场，电子从浮栅通过
隧道氧化层回到漏极放电
当进行对储存单元的‘’擦除‘’操做时，源线（Sources Lines， SL）与位线（Bit Line，BL）均为低电平，而控制栅线（CL）均为高电平（不小于12V），当对应的储存单元的选通管
打开时（Word Line，WL = VPP）,SG CG均为高电平源线位线为低电平。
当进行‘’写入‘’操作时，位线为高电平（不小于12V），而源线悬空且比Program Gate Line 为低电平，
每八个储存单元配置一个高压传输管，很明显EEPROM的‘’擦除‘’写入‘’都需要高压（强电场）进行浮栅电子的注入与释放，对于并行EEPROM芯片有专门引脚可作为擦除功能的高压供电端
                        ATMEL 串行EEPROM  AT24C02
H.V.PUMP(High Voltage Pump)
就是高压泵（升压电路），升压电路有很多种，比如整流倍压，变压器升压，BOOST升压，电荷泵等，在集成电路中用的是电荷泵
电荷泵电路有多种结构，比如多相时钟电荷泵，CTS电荷泵，栅交叉耦合衬底偏执电荷泵等等。
当浮栅中注入（充电状态）或释放电子（放电状态）时，存储单元的阀值电压会发生改变
在读取储存单元时，我们加一个介于两个阀值之间的电平到控制栅上，这样浮栅有电子的高开启管不能导通，而浮栅放电后的低开启管能正常导通，由此判断储存单元的数据是1还是0.


这图片咋发的，发不出来。。。。。。。。。